随着微处理机、多媒体和网络技术的不断发展，以及当今多任务操作系统和功能丰富的应用程序产生，人们对微机系统的 I/O 带宽不断提出新的要求，原有的标准总线如 ISA，EISA 和 MC 已经逐渐不能满足数据高速传输的要求，成为阻塞计算机系统性能的瓶颈。PCI 总线具有高数据传输率、独立于处理器、支持多个外设等独特性能，越来越受到计算机厂家和工程开发人员的青睐。目前，PCI 总线是 Pentium 主机最常见的总线，已经成为多媒体计算机的首选。

PCI 总线标准由 PCISIG（PCI Special Interest Group）制定，该组织的成员有 Intel、IBM、DEC 等公司。目前PC机中使用的PCI总线标准主要以 PCI2.0 为主，其频率为33MHz，字宽为32 bit，电源电压为 5V。新版的 PCI 标准向下兼容，并支持 66MHz 时钟，字宽为 64bit，电压为 3.3V。

PCI 总线是一种时分复用的双向应答总线，传输发起方称为主设备，接收方称为从设备。主设备用 RFAME 信号指示，从设备拉低它的 DEVSEL 线来表示响应传输请求。PCI 总线的数据传输以帧为单位，每次传输由一个地址周期（Address Phase）和多个数据周期（Data Phase）组成（如图1所示）。AD0～AD31 首先给出本次传输的首地址，后面紧跟一个或多个32位（4字节）宽的数据，多个数据的地址自动递增。在地址周期，C/BE0～C/BE3 这四根线的不同组合指示出在 AD0～AD31 上将要进行何种类型的操作，如 C/BE0～C/BE3=0110 表示存储器读，C/BE0～C/BE3=0011 表示 I/O 写。在数据周期，C/BE0～BE3 对应 AD0～AD31 上四个字节的使能。IRDY 和 TRDY 分别表示主设备准备好和从设备准备好。在传输过程中，只有 IRDY 和 TRDY 同时有效，传输才能继续；否则插入等待周期，用于在不同速度的设备之间协调工作。

PCI 定义了3个物理空间：存储地址空间，I/O 地址空间和配置地址空间。配置空间有专门的配置访问 — 配置读,配置写,是对配置空间的访问。PCI 配置寄存器的访问:使用两个双字的 I/O 地址单元 CF8H，CFCH 访问配置空间。PCI 配置寄存器中的基地址寄存器它们用来规定 PCI 设备需求的内存空间或 I/O 空间大小。

图1 PCI总线的读写标准时序

PCI 系统的负载能力有限。为了扩展 PCI 系统，出现了 PCI-PCI 桥。PCI-PCI 桥的作用是协调两条 PCI 总线之间的通信。它的作用是监视在这两条 PCI 总线上启动的所有信息交换，并决定是否将交换通过另一条 PCI 总线传送。当桥确定一条总线上的交换需要传送到另一条总线上时，桥必须充当为启动交换总线的目标，以及交换目的总线的主设备。

根据桥驻留于交换起始总线和目标总线之间是否可见，可以将 PCI-PCI 桥分成透明桥和非透明桥，它们的区别为：

透明桥（transparent）：通常用于总线扩展。桥的二次侧的所有设备对一次侧的主系统是透明的。二次侧的所有设备只能由一次侧的主系统对其进行 配置和控制。两侧的时钟必须同步,允许有固定的相位差。一次侧和二次侧的地址完全透明,在一次侧和二次侧之间的地址传递是直通模式,没有地址翻译。通过透 明桥隔离 PCI 总线段，可以提供扩展负载数量和匹配不同工作频率、总线宽度或电压的能力。

非透明桥 （non-transparent）：通常用于嵌入式智能 I/O 板卡。它连接两个独立的处理器域，二次侧的资源和地址对一次侧的主系统是不可见的。允许二次侧的本地处理器独立地配置和控制其子系统。一次侧和二次侧的时 钟完全独立。一次侧和二次侧的地址完全独立,在一次侧和二次侧之间可以进行地址翻译。增加了隔离主、从总线段之间地址域的功能。

非透明桥技术是随着多处理器技术发展的。

1. 基于 PCI 的单处理器系统依靠主处理器来枚举和配置系统，并处理中断和错误情况。主处理器有效地拥有整个系统。
2. 如 果系统中有两个或多个处理器而且没有特别地隔离它们，那么每个处理器都将尝试提供主处理器功能，并相互争夺系统的控制权。因此在多处理器系统中，除了一个 处理器外，非透明桥将把所有处理器置于其自己的地址域中。而位于透明桥背后的那个处理器将被保留为结构管理器，用于枚举和配置系统，并处理严重的错误情 况。位于非透明桥背后的智能子系统将枚举到桥，而且不会直接感觉到其背后有一个更大的系统。

PCI 桥接芯片

一．PLX6254 芯片简介

PLX 公司设计开发的 PLX6254 芯片，是一种透明/非透明双模式 PCI-PCI 桥。支持64位 66MHz PCI 总线，支持 PICMG 2.1 热插拔。可自动识别系统槽和设备槽，并相应工作在透明/非透明模式。

PLX6254 是专门为总线扩展、地址解析、高可靠热插拔，可编程数据传输速率控制、从低速 PCI 到高速 PCI 总线或从高速 PCI 到低速 PCI 总线的频率变换等等应用而开发的。

主要功能与特性：

• 支持 PCI 本地总线规范2.3。
• 高速 PCI 缓冲器支持 3.3V 发信号和 5V 的输入宽范围电压。
• 可编程 32bit 到 64bit 访问转化。
• 在多条总线间的可编程地址转换。
• 可支持 0-4K 的突发大容量数据传输，即突发操作。
• 内含 1K 比特容量的存储器。
• 16 GPIO 引脚用于输出控制。
• 增强的支持 32bit I/O 地址译码功能。
• 当运行在透明模式时，引脚规范通用于 PLX PCI 6154 和 Intel 21154。
• 工业标准31mm x 31mm 365脚 PBGA 封装。

二．采用 PLX6254 作为非透明桥的电路设计

主 CPU 对 PCI 子系统的寻址会被 PLX6254 重新编写，在寻址到子系统板内实体地址上，同样，从 PCI 子系统向 PCI 总线看，也只能看到 PLX6254 桥接器，用同样的方法可以存取主 CPU（如图2）。

这个系统的特点在于插入本地 PCI 设备的资源都由本地 CPU 管理和配置，限制主 CPU 或者其它 PCI 主设备访问这些相同的资源。例如，主 CPU 能够访问 PCI 设备3，但是不能够访问 PCI 设备1和 PCI 设备2。另外，避免了可能存在的主系统和本地系统之间的地址冲突问题。

图2 PLX6254作为非透明桥的应用

PCI 局部总线规范是当今微型机行业事实上的标准，也是业界微型机系统及产品普遍遵循的工业标准之一。PCI 总线是高速同步共享总线，从电气负载和系统性能考虑，一条 PCI 总线不能驱动过多的 PCI 设备。PCI-PCI 桥是 PCI 总线结构中的不可或缺的重要一环。在 PCI 系统中,若要连接较多的 PCI 设备,必须使用 PCI 桥进行系统扩展。PLX6254 在目前是一种高性能的透明/非透明双模式 PCI 桥接芯片，满足 PCI 规范2.2，适用于 PCI 系统扩展，在 PLX6254 的应用设计中，非透明模式应用的范围更广泛。